elettronica

Temporizzazioni

Le caratteristiche di tensione e corrente viste ora sono caratteristiche STATICHE. Altre caratteristiche importanti sono quelle DINAMICHE, cioé relative al tempo, e sono fondamentali per il corretto funzionamento di un circuito.

2.2.1. Tempo di salita / tempo di discesa (Rising time, Fall time)

Se un segnale varia tra due livelli di tensione (o di corrente) e se chiamiamo D la differenza tra i 2 livelli, allora si definisce tempo di salita il tempo che il segnale impiega per passare da un valore pari a 0.1D a un valore pari a 0.9D, indipendentemente dal modo in cui il segnale sale ( 2.10). Analogamente il tempo di discesa è il tempo che il segnale impiega per passare da un valore pari a 0.9D a un valore pari a 0.1D

Consideriamo per esempio il circuito di . 2.11b.

2.11b

L'alimentatore V₁ eroga una tensione con l'andamento temporale rafurato nel grafico di 2.11a. Noi vogliamo calcolare l'andamento della tensione V₂ e il suo tempo di salita. Nel grafico in . 2.12 è rappresentato l'andamento di V₁ e di V₂.

Scriviamo l'equazione che ci da V₂ in funzione del tempo:

Dividendo la seconda equazione per la terza, e chiamando t_r = t₂ - t₁ :

Se chiamo ottengo .

Conoscendo R e C possiamo calcolare il tempo di salita e da questo la massima frequenza che il sistema può sopportare. Per avere un piccolo tempo di salita occorrono resistenze piccole e basse capacità. Ma resistenze piccole significa avere correnti elevate, e dunque potenze elevate. Per avere invece capacità piccole occorre migliorare la tecnologia di costruzione.

2.2.2. Tempo di proazione (Proation time o Delay time)

La definizione data prima è del tutto generale, mentre questa e quelle che seguono si applicano ai segnali LOGICI.

Consideriamo un componente logico, per esempio un inverter, con un segnale di entrata Se e un segnale di uscita Su. Le variazioni di Su seguono le variazioni di Se con un certo ritardo. Questo ritardo è il tempo di proazione: t_p o t_d .

Con riferimento alla ura 2.13:

t_pHL: tempo di ritardo della transizione H L dal punto di vista dell'USCITA.

t_pLH: tempo di ritardo della transizione L H dal punto di vista dell'USCITA.

t_pHL

Se non specificato, si intende .

I tempi di di proazione t_pHL e t_pLH sono normalmente diversi perché all'interno del componente sono due diversi circuiti a essere coinvolti ( 2.14).

sw_H aperto, sw_L chiuso : U= 0

sw_H chiuso, sw_L aperto : U= 1

Questo circuito rappresenta una semplificazione didattica di uno stadio finale di un circuito logico reale. Nella transizione 0 1 viene coivolto un circuito logico differente da quello coinvolto nella transizione 1 0, e questo spiega i tempi di commutazione differenti.

Oltre al semplice tempo di proazione t_p , esistono altri due valori significativi per le famiglie logiche:

Power gate: potenza media consumata per gate

t_p P : tempo di proazione per Power gate

Entrambi i valori devono essere il più possibile piccoli.

2.2.3. Tempo di setup, tempo di hold

Supponiamo di avere un circuito con due ingressi, S₁ e S₂ . Il segnale S₂ è un clock e il suo andamento è rafurato in . 2.15a.

Supponiamo inoltre che il circuito venga attivato ad ogni fronte di salita del clock S₂. L'andamento del segnale S₁ è quello mostrato in ura 2.15b.

Possiamo individuare due tempi importanti legati al segnale S₁ e alla temporizzazione tramite S₂.

Il primo si chiama tempo di setup, t_SU , ed è il tempo in cui il segnale deve rimanere stabile prima del fronte di salita che attiva il circuito.

Il secondo si chiama tempo di hold, t_H, e ha due definizioni. Nel caso in cui ci si riferisca ai flip flop, è il tempo minimo in cui il segnale deve rimanere stabile dopo il fronte di salita; nel caso in cui ci si riferisca alle memorie, questo tempo è imposto dalle specifiche, ed è il tempo in cui il dato viene mantenuto stabile dalmemoria - I processi di memorizzazione dall'acquisizione al richiamo - Studi comparati" class="text">la memoria (rivedremo meglio queste definizioni).