Su

Se non specificato, si intende .

I tempi di di proazione t_pHL e t_pLH sono normalmente diversi perché all'interno del componente sono due diversi circuiti a essere coinvolti ( 2.14).

	swH aperto, swL chiuso : U= 0 swH chiuso, swL aperto : U= 1 Questo circuito rappresenta una semplificazione didattica di uno stadio finale di un circuito logico reale. Nella transizione 0 1 viene coivolto un circuito logico differente da quello coinvolto nella transizione 1 0, e questo spiega i tempi di commutazione differenti.

Oltre al semplice tempo di proazione t_p , esistono altri due valori significativi per le famiglie logiche:

Power gate: potenza media consumata per gate

t_p P : tempo di proazione per Power gate

Entrambi i valori devono essere il più possibile piccoli.

2.2.3. Tempo di setup, tempo di hold

Supponiamo di avere un circuito con due ingressi, S₁ e S₂ . Il segnale S₂ è un clock e il suo andamento è rafurato in . 2.15a.

			Supponiamo inoltre che il circuito venga attivato ad ogni fronte di salita del clock S2. L'andamento del segnale S1 è quello mostrato in ura 2.15b. Possiamo individuare due tempi importanti legati al segnale S1 e alla temporizzazione tramite S2. Il primo si chiama tempo di setup, tSU , ed è il tempo in cui il segnale deve rimanere stabile prima del fronte di salita che attiva il circuito. Il secondo si chiama tempo di hold, tH, e ha due definizioni. Nel caso in cui ci si riferisca ai flip flop, è il tempo minimo in cui il segnale deve rimanere stabile dopo il fronte di salita; nel caso in cui ci si riferisca alle memorie, questo tempo è imposto dalle specifiche, ed è il tempo in cui il dato viene mantenuto stabile dalla memoria (rivedremo meglio queste definizioni).

2.3. Famiglia TTL e sue derivate

2.3.1. Introduzione

La prima famiglia logica che vediamo è la TTL (Transistor Transistor Logic), famosa e diffusissima, il cui componente base è la porta NAND. Come vedremo, nella famiglia CMOS il componente base è una porta NOR.

I componenti TTL hanno un nome con questo formato:

Il primo nome denota la serie commerciale, il secondo la serie militare. Al posto delle x ci sono due o tre lettere che caratterizzano il tipo di famiglia, mentre al posto delle N c'è un numero progressivo che indica il modello.

L e H: queste famiglie sono uguali al modello base eccetto che nel valore delle resistenze (10 volte più grandi nel caso della L, 10 volte più piccole nel caso della H)

S, LS: si differenziano come prima per il valore delle resistenze, ma in più e il diodo Schottky

AS, ALS, F: sono circuiti totalmente riprogettati

2.3.2. I modelli 5400 e 7400

Analizziamo le caratteristiche dei seguenti modelli: 5400 e 7400.

Note varie dalla lettura dei data sheet:

Il diodo Schottky è rappresentato con questo simbolo:

Absolute maximum ratings: 7V è la massima tensione di alimentazione al di sopra della quale il costruttore non garantisce l'integrità del circuito.

			·   Dalla . 2.16: nota che IOH e IOL hanno valori molto diversi: IOH = -0.4 mA (negativa perché uscente) IOL = 16 mA (positiva perché entrante) Questa asimmetria è tipica delle logiche TTL. Una TTL può pilotare bene altri componenti con lo 0 logico in uscita, perché il tal caso assorbe una corrente molto più grande.

Nota la presenza di una colonna intitolata test conditions. I risultati dei test dipendono fortemente dalle condizioni in cui sono stati eseguiti. Quando si fa un progetto occorre mettersi sempre nelle condizioni peggiori possibili.

Il valore di V_OH dipende dalla tensione di alimentazione e deve rispettare un valore minimo. Le condizioni di test sono le peggiori: alimentazione minima e corrente erogata massima.

|I_OH | / |I_IH |= 0.4 / 0.04 mA = 10 |I_OL| / | I_IL | = 16 / 1.6 = 10 FANOUT=10
(Se i due valori fossero differenti, si considererebbe il minimo valore tra i due)

I_I è la corrente in ingresso quando la tensione di ingresso è la massima possibile, cioé 5.5 V.

I_CCH è la corrente che entra nel piedino dell'alimentazione (e che alimenta le 4 porte del dispositivo) quando la tensione in ingresso V_I = 0.

Il valore di Power/gate per questa famiglia è circa 10 mW/gate

Caratteristiche dinamiche: il valore che si può considerare come riferimento è di 10 ns.

Di conseguenza il valore del prodotto P t_P è pari a circa 100 pJ.

2.3.3. I modelli 54LS00 , 74LS00

Note varie dalla lettura dei data sheet:

Nota che la corrente I_OL vale 4 mA per la 54LS00 e 8 mA per la 74LS00. Questo significa che, una 54LS00 è in grado di pilotare solo 2 porte 5400 (una 75LS00 può pilotare 5 porte 7400). Però una 54LS00 è in grado di pilotare 10 porte 54LS00 (una 74LS00 può pilotare 20 porte 74LS00).

Il valore di V_OH è un po' più alto, vale 2.7 V invece di 2.4, e questo migliora il margine di errore, che passa da 400 mV a 700 mV.

I_CCH è più basso rispetto a prima, e questo significa che consuma meno corrente

I tempi di commutazione sono paragonabili con quelli della famiglia 5400-7400

Il Power/gate vale 2 mW e questo valore conferma il minor consumo della famiglia LS

Il prodotto P t_P vale 20 pJ

2.3.4. I modelli 54S00, 74S00

Note varie dalla lettura dei data sheet:

I_OH = -l mA, I_OL = 20 mA : le correnti sono superiori rispetto al modello LS

I_IH = 0.05 mA, I_IL = -2 mA : anche qui le correnti hanno valori più grandi

|I_OH | / | I_IH | = 1 / 0.05 mA = 20 |I_OL | / | I_IL | = 20 / 2 mA = 10 FANOUT = 10

I_CCH il consumo di corrente è superiore rispetto alle due famiglie già viste

Il valore del Power/gate = 20 mW, cioé consuma parecchio di più

Però i tempi di commutazione sono più corti (intorno ai 3 ns)

2.3.5. I modelli 54ALS00, 74ALS00

Note varie dalla lettura dei data sheet:

Il valore della V_OH è legato al valore dell'alimentazione dalla relazione V_OH = V_CC - 2; siccome il minimo raccomandato è V_CC = 4.5 V, il minimo valore di V_OH risulta essere pari a 2.5 V.

Il FANOUT per l'1 logico è pari a 20, per lo 0 logico è pari a 40-80; quindi il FANOUT è 20.

Il consumo di corrente è piuttosto basso (I_CCH = 0.5 mA)

Il Power/gate è di 1,2 mW/gate

I tempi sono dell'ordine dei 5 - 7 ns

2.3.6. I modelli 54AS00, 74AS00

Note varie dalla lettura dei data sheet:

Nota la corrente I_OL = 20 mA, più grande della ALS ma come la S. La corrente I_OH = -2 mA è molto grande.

Power/gate = 8 mW/gate

2.3.7. I modelli 5403, 54LS03, 54S03: open collector outputs

	Lo stadio finale (cioè l'uscita) di un dispositivo logico si chiama TOTEM POLE quando è simmetrica, cioé quando si può modellare con due interruttori (. 2.17a). Se invece manca il primo interruttore, e quindi si ha l'output libero, si ottiene un uscita di tipo OPEN-COLLECTOR (.2.17b).

	2.17a		2.17b

Le famiglie viste finora presentavano le uscite totem pole (vedi diagrammi sui data sheet); invece le famiglie 5403, 54LS03 e 54S03 presentano un uscita open-collector. Sui diagrammi l'uscita è rappresentata come in ura 2.18.

	Nella terminologia bipolare l'ouput è detto collettore (quindi abbiamo gli open collector), nella terminilogia CMOS è chiamato drain (quindi abbiamo gli open drain).

					Quando SWL= ON, cioé chiuso, sull'output c'è una tensione pari al ground, quindi U=0; quando SWL = OFF, cioé aperto, sull'output c'è una tensione indefinita, fluttuante (. 2.19). Si usa allora collegare l'uscita all'alimentazione tramite una resistenza di PULL-UP, in modo che U assuma un valore definito e costante (. 2.20).

			Il puntino sopra alla porta è una notazione NON STANDARD che useremo per indicare l'uscita open-collector ( . 2.21).

Vediamo due applicazioni importanti dell'uscita open-collector. La prima consiste nel pilotare tramite una porta TTL open-collector un carico che necessita di una tensione maggiore di 5 Volt, ad esempio una bobina di un relais:

VCC

La seconda applicazione consiste nel realizzare il wired-OR. Questo è una tecnica per connettere vari componenti a una linea comune in modo tale che se almeno un componente commuta a 0, la linea va a 0; dal punto di vista logico si comporta come un OR:

		2.22a				2.22b

Un componente logico come quello in . 2.22a è irrealizzabile, specialmente se il numero di fili ingresso è elevato. Con la struttura rafurata in . 2.22b si realizza invece l'OR cablato: è sufficiente che una qualunque delle porte commuti a 0 affinché la linea assuma potenziale 0, e rimane tale anche se altre porte commutano a 0. Questo comportamento sarebbe impossibile con l'uscita totem pole, perché con una porta a 0 e contemporaneamente una porta a 1 si avrebbe corto circuito.

2.3.8. I modelli 54LS240-41-44, 54S240-41-44: octal buffers and line drivers

Buffer: è un dispositivo che separa e unisce due mondi con caratteristiche diverse. Per svolgere questo compito i buffer hanno bisogno di avere un comportamento a tre stati, tri-state, e devono essere in grado di erogare/assorbire una quantità di corrente superiore al normale.Questo significa che consumano molta corrente e scaldano molto.

Line drivers: sono dispositivi che svolgono il compito di buffer (quindi possono andare in tri-state) e devono essere in grado di pilotare grandi carichi capacitivi, e quindi sono capaci di erogare/assorbire quantità di corrente superiori alla norma.

Il terzo stato è uno stato di alta impedenza all'uscita comandabile tramite un segnale logico ( 2.23).

							Quando il componente va in tristate si apre il terzo switch, che isola il componente dal suo carico (questo è sempre n modello puramente didattico).

 

Val

swH

U

swL

Note varie dalla lettura dei data sheet:

Il comportamento a isteresi in ingresso è molto importante (lo vedremo meglio) e serve in questo caso per rendere insensibile il dispositivo ai disturbi sulla linea. In generale, un dispositivo che si comporta come un buffer deve avere in ingresso un comportamento a isteresi.

Nota che le correnti in uscita hanno valori più simmetrici: I_OH = -l2 e I_OL = 12 (nella 54). In particolare è stato aumentato il valore di I_OH .

I_OZH e I_OZL sono correnti di perdita che esistono nello stato di alta impedenza. Idealmente in questo stato la porta si dovrebbe comportare come un circuito aperto, ma in pratica c'è sempre una corrente di perdita.

Nota che il FANOUT è alto: 12 / 0.02 mA = 600 , 12 / 0.2 = 60 FANOUT = 60

I buffer consumano in generale molta corrente appunto perché sono in grado di erogarne molta. I_CC = 17-32 mA (nota: assorbimento dell'intero componente, non di ogni singolo gate del componente).

Normalmente il tempo di attacco (t_PZL o t_PZH) è maggiore del tempo di stacco (t_PLZ o t_PHZ). In questo modo ci si assicura che in nessun istante due porte siano collegate contemporaneamente alla linea. Invece avere la linea staccata, fluttuante, è un problema che si può risolvere (lo vediamo tra poco).

Nota che i tempi si commutazione sono piuttosti elevati

Una linea a cui sono collegati vari componenti con uscita tri-state deve essere sempre "terminata".

							Quando entrambe le porte sono in alta impedenza, la tensione alla quale si trova la linea è ignota e fluttuante, perché raccoglie moltissimi disturbi ( 2.24). Per ovviare a questo problema posso mettere una resistenza di pull-up verso l'alimentazione, oppure, ancora meglio, fare un partitore ( 2.25).

 

Le resistenze che formano il partitore hanno valori bassi, per esempio 180 ohm per la resistenza di pull-up e 330 ohm per la resistenza di pull-down. Comunque, il valore di tensione della linea deve essere sempre noto e la linea deve avere un basso valore di impedenza. Infatti una linea con alta impedenza raccoglie facilmente una marea di disturbi e li trasmette ai vari componenti ad essa collegata.